Andere Kunden interessierten sich auch für
![Performance Evaluation of 3D SRAM Architecture using Coaxial TSV]( "Performance Evaluation of 3D SRAM Architecture using Coaxial TSV")
Performance Evaluation of 3D SRAM Architecture using Coaxial TSV24,99 €![Valutazione delle prestazioni dell'architettura SRAM 3D con TSV coassiale]( "Valutazione delle prestazioni dell'architettura SRAM 3D con TSV coassiale")
Valutazione delle prestazioni dell'architettura SRAM 3D con TSV coassiale26,99 €![Ocena wydajno¿ci architektury 3D SRAM z wykorzystaniem wspó¿osiowych TSV]( "Ocena wydajno¿ci architektury 3D SRAM z wykorzystaniem wspó¿osiowych TSV")
Ocena wydajno¿ci architektury 3D SRAM z wykorzystaniem wspó¿osiowych TSV26,99 €![Évaluation des performances de l'architecture SRAM 3D utilisant des TSV coaxiaux]( "Évaluation des performances de l'architecture SRAM 3D utilisant des TSV coaxiaux")
Évaluation des performances de l'architecture SRAM 3D utilisant des TSV coaxiaux26,99 €![Leistungsbewertung einer 3D-SRAM-Architektur mit koaxialem TSV]( "Leistungsbewertung einer 3D-SRAM-Architektur mit koaxialem TSV")
Leistungsbewertung einer 3D-SRAM-Architektur mit koaxialem TSV39,90 €![Transformação digital na arquitetura e desafios da computação em nuvem]( "Transformação digital na arquitetura e desafios da computação em nuvem")
Transformação digital na arquitetura e desafios da computação em nuvem44,99 €![Arquitetura PLL:]( "Arquitetura PLL:")
Arquitetura PLL:30,99 €
O empilhamento 3D de dispositivos lógicos e de memória é essencial para manter a lei de Moore em vigor. Na integração 3D, os dispositivos de memória podem ser empilhados na parte superior dos processadores. A arquitetura de memória 3D baseada em TSV permite a reutilização de chips lógicos com várias camadas de memória. A memória 3D convencional sofre com sobrecarga de velocidade, energia e rendimento devido à grande carga parasítica do TSV e variações PVT entre camadas. Para superar essas limitações, este artigo apresenta o projeto físico de uma arquitetura semi-mestre-escravo (SMS) de SRAM 3D que fornece uma interface lógica-SRAM de carga constante em várias camadas empilhadas e alta tolerância para variações em PVT entre camadas. O esquema SMS é combinado com TSV diferencial auto-sincronizado (STDT), empregando um esquema de rastreamento de carga TSV para obter uma pequena oscilação de tensão TSV para suprimir os sobrecustos de energia e velocidade da comunicação de sinal TSV entre camadas, resultantes de grandes cargas parasíticas TSV em projetos UMCP com camadas empilhadas escaláveis e IO ampla. Isso fornece uma plataforma de capacidade de memória universal.