Andere Kunden interessierten sich auch für
![USART-Implementierung unter Verwendung von Verilog mit Cypress-II]( "USART-Implementierung unter Verwendung von Verilog mit Cypress-II")
USART-Implementierung unter Verwendung von Verilog mit Cypress-II39,90 €![Energieeffiziente Gebäudesanierung]( "Energieeffiziente Gebäudesanierung")
Energieeffiziente Gebäudesanierung56,00 €![Techniques de conception écoénergétiques sur FPGA]( "Techniques de conception écoénergétiques sur FPGA")
Techniques de conception écoénergétiques sur FPGA40,99 €![Tecniche di progettazione ad alta efficienza energetica su FPGA]( "Tecniche di progettazione ad alta efficienza energetica su FPGA")
Tecniche di progettazione ad alta efficienza energetica su FPGA40,99 €![The usage of FPGAs for the acceleration of Convolutional Neuronal Nets (CNNs) with OpenCL. Two alternatives for implementation]( "The usage of FPGAs for the acceleration of Convolutional Neuronal Nets (CNNs) with OpenCL. Two alternatives for implementation")
The usage of FPGAs for the acceleration of Convolutional Neuronal Nets (CNNs) with OpenCL. Two alternatives for implementation17,95 €![Implementação de USART usando Verilog com Cypress-II]( "Implementação de USART usando Verilog com Cypress-II")
Implementação de USART usando Verilog com Cypress-II26,99 €![Implémentation USART en Verilog avec Cypress-II]( "Implémentation USART en Verilog avec Cypress-II")
Implémentation USART en Verilog avec Cypress-II26,99 €
In diesem Buch haben wir einen 64-Bit-Decoder, einen IoT-fähigen Decoder (Internet of Things), einen energieeffizienten Ampelcontroller, sensorbasierte automatische Barrieren an öffentlichen Bahnübergängen, einen mobilen Ladungssensor mit LVCMOS-IO-Standard, eine biomedizinische Armbanduhr, einen Unicode-Leser für Griechisch, Latein und Sindhi, eine Digitaluhr und einen FIR-Filter mit Verilog entworfen. Dabei verwenden wir Designziel, Kapazitätsskalierung, Frequenzskalierung, thermisch orientierten Designansatz, Clock Gating, Spannungsskalierung, LVCMOS-IO-Standards, HSTL-IO-Standards und SSTL-IO-Standards. Wir verwenden die neuesten Virtex-6-, Kintex-7- und Artix-7-FPGAs auf Basis der 28-nm- und 40-nm-Technologie. Wir verwenden XPower Analyzer für die Leistungsabschätzung und Xilinx für die Simulation der Hardwarebeschreibungssprache. Zusammenfassend haben wir mehr als 10 verschiedene Schaltungen und 10 verschiedene energieeffiziente Techniken behandelt, die Forschern und Lernenden helfen werden, diese Techniken zu erlernen und in ihren eigenen Entwürfen anzuwenden, um energieeffiziente Entwürfe mit Verilog zu erstellen.