Andere Kunden interessierten sich auch für
![Autenticação facial de perfil utilizando DWT e Random Forest com subconjunto]( "Autenticação facial de perfil utilizando DWT e Random Forest com subconjunto")
Autenticação facial de perfil utilizando DWT e Random Forest com subconjunto24,99 €![Sistema automatizado antirrobo para la distribución de electricidad]( "Sistema automatizado antirrobo para la distribución de electricidad")
Sistema automatizado antirrobo para la distribución de electricidad24,99 €![Control del envejecimiento de los transistores de potencia]( "Control del envejecimiento de los transistores de potencia")
Control del envejecimiento de los transistores de potencia40,99 €![Mejora de las propiedades del cristal líquido con el desarrollo de nanomateriales]( "Mejora de las propiedades del cristal líquido con el desarrollo de nanomateriales")
Mejora de las propiedades del cristal líquido con el desarrollo de nanomateriales24,99 €![DISTRIBUCIÓN ÓPTIMA DE LA ENERGÍA ELÉCTRICA EN LA CIUDAD DE GOMA]( "DISTRIBUCIÓN ÓPTIMA DE LA ENERGÍA ELÉCTRICA EN LA CIUDAD DE GOMA")
DISTRIBUCIÓN ÓPTIMA DE LA ENERGÍA ELÉCTRICA EN LA CIUDAD DE GOMA46,99 €![El desarrollo del sistema de superposición de imágenes en aplicaciones biomédicas]( "El desarrollo del sistema de superposición de imágenes en aplicaciones biomédicas")
El desarrollo del sistema de superposición de imágenes en aplicaciones biomédicas24,99 €![Aplicaciones de sistemas de control en la industria papelera]( "Aplicaciones de sistemas de control en la industria papelera")
Aplicaciones de sistemas de control en la industria papelera24,99 €
El apilamiento 3D de dispositivos lógicos y de memoria es esencial para mantener la ley de Moore. En la integración 3D, los dispositivos de memoria se pueden apilar en la parte superior de los procesadores. La arquitectura de memoria 3D basada en TSV permite la reutilización de matrices lógicas con múltiples capas de memoria. La memoria 3D convencional adolece de una sobrecarga en cuanto a velocidad, potencia y rendimiento debido a la gran carga parásita de TSV y a las variaciones PVT entre capas. Para superar estas limitaciones, en este artículo se presenta el diseño físico de una arquitectura semi maestro-esclavo (SMS) de SRAM 3D que proporciona una interfaz lógica-SRAM de carga constante en varias capas apiladas y una alta tolerancia a las variaciones PVT entre capas. El esquema SMS se combina con TSV diferencial autotemporizado (STDT) que emplea un esquema de seguimiento de carga TSV para lograr una pequeña oscilación de voltaje TSV con el fin de suprimir los sobrecostes de potencia y velocidad de la comunicación de señales TSV entre capas resultantes de grandes cargas parásitas TSV en diseños UMCP con capas apiladas escalables y E/S amplia. Esto proporciona una plataforma de capacidad de memoria universal.