Modifiziertes SDM-basiertes Netzwerk auf dem Chip - Babu, Amar;Solomon, John Bedford;Prasad, G. M. V.
71,90 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
0 °P sammeln
  • Broschiertes Buch

Das Mooresche Gesetz hat in den letzten 50 Jahren die Skalierung der Abmessungen und Leistungen von digitalen elektronischen Geräten vorangetrieben. Infolgedessen haben die Logikkomponenten in einem System-On-Chip (SoC) eine dramatische Leistungssteigerung erfahren. Auf der anderen Seite wurden die On-Chip-Verbindungen, die vor den 1990er Jahren nur als parasitäre Last betrachtet wurden, aufgrund ihrer extrem reduzierten Querschnittsabmessungen zum echten Leistungsengpass. Die immer kleiner werdenden Querschnittsabmessungen der Zwischenverbindungen führen zu einem Anstieg des Widerstands. All…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Das Mooresche Gesetz hat in den letzten 50 Jahren die Skalierung der Abmessungen und Leistungen von digitalen elektronischen Geräten vorangetrieben. Infolgedessen haben die Logikkomponenten in einem System-On-Chip (SoC) eine dramatische Leistungssteigerung erfahren. Auf der anderen Seite wurden die On-Chip-Verbindungen, die vor den 1990er Jahren nur als parasitäre Last betrachtet wurden, aufgrund ihrer extrem reduzierten Querschnittsabmessungen zum echten Leistungsengpass. Die immer kleiner werdenden Querschnittsabmessungen der Zwischenverbindungen führen zu einem Anstieg des Widerstands. All dies zusammengenommen führt zu einer Verschlechterung der RC-Zeitkonstante der Metalldrähte auf dem Chip. Infolgedessen ist die kontinuierliche Leistungsverschlechterung von On-Chip-Cu/Low-k-Verbindungen eine der größten Herausforderungen, um das Mooresche Gesetz aufrechtzuerhalten, während die Skalierung der Transistordimensionen zu einer unaufhaltsamen Verbesserung der Verzögerung geführt hat.
Autorenporträt
Dr. Y. Amar Babu erhielt im Jahr 1999 den B.Tech.-Abschluss in Elektronik und Nachrichtentechnik vom Velagapudi Ramakrishna Siddhartha Engineering College, Acharya Nagarjuna University, Guntur, Andhra Pradesh, Indien. Im Jahr 2002 erhielt er einen M.E.-Abschluss in VLSI-Design vom PSG College of Technology der Bharathiar University.