In questo secondo volume del testo "Architettura dei Calcolatori", dal titolo specifico "Struttura hardware del Processore PC, dei Bus, della Memoria e delle Interfacce, e Gestione dell'I/O", viene descritta l'architettura di un calcolatore basato sul processore PC (descritto nel Volume I), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine illustrate le attuali tecniche di organizzazione interna di un processore. È stato appositamente sviluppato un pacchetto software per effettuare esercizi di I/O, disponibile al sito internet: ing.unipi.it/LibroCaIcolatori Le interfacce trattate vengono gestite sia a controllo di programma che attraverso il meccanismo di interruzione e, per quelle a disco, anche mediante accesso diretto alla memoria tramite il bus mastering PCI. Das Urheberrecht an bibliographischen und produktbeschreibenden Daten und an den bereitgestellten Bildern liegt bei Informazioni Editoriali, I.E. S.r.l., oder beim Herausgeber oder demjenigen, der die Genehmigung erteilt hat. Alle Rechte vorbehalten.
Bitte wählen Sie Ihr Anliegen aus.
Rechnungen
Retourenschein anfordern
Bestellstatus
Storno