Andere Kunden interessierten sich auch für
![Circuito de Schmitt Trigger baseado em técnicas de baixa potência]( "Circuito de Schmitt Trigger baseado em técnicas de baixa potência")
Circuito de Schmitt Trigger baseado em técnicas de baixa potência23,99 €![Circuitos de moagem eficientes na produção de cimento]( "Circuitos de moagem eficientes na produção de cimento")
Circuitos de moagem eficientes na produção de cimento23,99 €![Desenho Eficiente de Energia da RAM e sua Implementação na FPGA]( "Desenho Eficiente de Energia da RAM e sua Implementação na FPGA")
Desenho Eficiente de Energia da RAM e sua Implementação na FPGA26,99 €![TÉCNICAS DE ESTEGANOGRAFIA PARA SINAIS DE ECG]( "TÉCNICAS DE ESTEGANOGRAFIA PARA SINAIS DE ECG")
TÉCNICAS DE ESTEGANOGRAFIA PARA SINAIS DE ECG44,99 €![Optimização da rede de autocarros urbanos utilizando técnicas SIG]( "Optimização da rede de autocarros urbanos utilizando técnicas SIG")
Optimização da rede de autocarros urbanos utilizando técnicas SIG26,99 €![Avaliação de técnicas de varrimento rápido para tabuleiros de pontes de betão]( "Avaliação de técnicas de varrimento rápido para tabuleiros de pontes de betão")
Avaliação de técnicas de varrimento rápido para tabuleiros de pontes de betão32,99 €![Análise de Técnicas de Comutação para Motores de Indução]( "Análise de Técnicas de Comutação para Motores de Indução")
Análise de Técnicas de Comutação para Motores de Indução39,99 €
Neste livro, projetamos um descodificador de 64 bits, um descodificador habilitado para Internet das Coisas (IoT), um controlador de semáforos com eficiência energética, barreiras automáticas baseadas em sensores em cruzamentos ferroviários públicos, um sensor de carga móvel usando o padrão LVCMOS IO, um relógio de pulso biomédico, um leitor Unicode de grego, latim e sindhi, um relógio digital e um filtro FIR usando Verilog. Além disso, estamos a utilizar objetivos de design, escala de capacitância, escala de frequência, abordagem de design com reconhecimento térmico, clock gating, escala de tensão, padrões IO LVCMOS, padrões IO HSTL e padrões IO SSTL. Estamos a utilizar os mais recentes FPGA Virtex-6, Kintex-7 e Artix-7 com tecnologia de 28 nm e 40 nm. Estamos a utilizar o XPower Analyzer para estimativa de potência e o Xilinx para simulação de linguagem de descrição de hardware. Em resumo, cobrimos mais de 10 circuitos diferentes e 10 técnicas diferentes de eficiência energética que ajudarão pesquisadores e estudantes a aprender essas técnicas e aplicá-las em seus próprios projetos, a fim de criar projetos energeticamente eficientes com Verilog.