En esta monografía se abordan los retos que plantean la potencia de fuga, la integridad de la potencia debido a las celdas de repuesto y la caída máxima de IR, respectivamente. El alcance de la solución propuesta se sitúa en el nivel de diseño físico cercano al cierre del diseño, donde las herramientas de optimización disponen de recursos limitados para resolver estos retos. Sin embargo, hay mucho margen para futuros trabajos en otras áreas del espectro de baja PM, como el nivel de circuitos, el nivel de arquitectura, el nivel de diseño y el nivel de codificación de software. La mayoría de los diseñadores de semiconductores actuales no se sienten atraídos por técnicas muy recientes, como los flujos ECO de matrices de puertas que utilizan kits ECO proporcionados por proveedores de bibliotecas, debido al esfuerzo que supone modificar los flujos existentes y a los ajustados plazos de diseño. La técnica propuesta de 'asignación óptima de estados' puede ayudar a reducir las fugas de las celdas de repuesto sin afectar a los flujos de diseño, pero el cambio a estas nuevas técnicas ayudará a reducir completamente la potencia de fuga de las celdas de repuesto. Otra posible área de investigación futura es el uso de bibliotecas de 65 nm, 45 nm, 32 nm y 28 nm para la implementación de diversas arquitecturas con un flujo de datos intensivo, con el fin de validar la técnica propuesta de 'reducción selectiva de fallos'.
Bitte wählen Sie Ihr Anliegen aus.
Rechnungen
Retourenschein anfordern
Bestellstatus
Storno







