Andere Kunden interessierten sich auch für
![Progettazione di Shifter di livello a bassa potenza e ad alta velocità per sistemi multi VDD]( "Progettazione di Shifter di livello a bassa potenza e ad alta velocità per sistemi multi VDD")
Progettazione di Shifter di livello a bassa potenza e ad alta velocità per sistemi multi VDD26,99 €![Progettazione efficiente dal punto di vista energetico della RAM e la sua implementazione su FPGA]( "Progettazione efficiente dal punto di vista energetico della RAM e la sua implementazione su FPGA")
Progettazione efficiente dal punto di vista energetico della RAM e la sua implementazione su FPGA26,99 €![Efficienza energetica in downlink di LTE-A eterogeneo]( "Efficienza energetica in downlink di LTE-A eterogeneo")
Efficienza energetica in downlink di LTE-A eterogeneo26,99 €![Opportunità di efficienza energetica e riduzione dei gas serra negli alberghi nepalesi]( "Opportunità di efficienza energetica e riduzione dei gas serra negli alberghi nepalesi")
Opportunità di efficienza energetica e riduzione dei gas serra negli alberghi nepalesi23,99 €![Fusione per sistemi wireless: sensori, reti ed efficienza energetica]( "Fusione per sistemi wireless: sensori, reti ed efficienza energetica")
Fusione per sistemi wireless: sensori, reti ed efficienza energetica26,99 €![Produzione ecologica ed efficienza energetica]( "Produzione ecologica ed efficienza energetica")
Produzione ecologica ed efficienza energetica23,99 €![Schema di steganografia ad alta capacità per JPEG2000 utilizzando l'algoritmo SPIHT]( "Schema di steganografia ad alta capacità per JPEG2000 utilizzando l'algoritmo SPIHT")
Schema di steganografia ad alta capacità per JPEG2000 utilizzando l'algoritmo SPIHT18,99 €
In questo libro abbiamo progettato un decodificatore a 64 bit, un decodificatore abilitato per l'Internet delle cose (IoT), un controller per semafori ad alta efficienza energetica, barriere automatiche basate su sensori per passaggi a livello ferroviari pubblici, un sensore di carica mobile che utilizza lo standard LVCMOS IO, un orologio da polso biomedico, un lettore Unicode per greco, latino e sindhi, un orologio digitale e un filtro FIR utilizzando Verilog. Inoltre, utilizziamo Design Goal, ridimensionamento della capacità, ridimensionamento della frequenza, approccio di progettazione termicamente consapevole, clock gating, ridimensionamento della tensione, standard IO LVCMOS, standard IO HSTL e standard IO SSTL. Utilizziamo FPGA Virtex-6, Kintex-7 e Artix-7 di ultima generazione basati su tecnologia 28 nm e 40 nm. Stiamo utilizzando XPower Analyzer per la stima della potenza e Xilinx per la simulazione del linguaggio di descrizione hardware. In sintesi, abbiamo trattato più di 10 circuiti diversi e 10 tecniche di efficienza energetica diverse che aiuteranno i ricercatori e gli studenti ad apprendere queste tecniche e ad applicarle nei propri progetti al fine di realizzare progetti efficienti dal punto di vista energetico con Verilog.