69,99 €
inkl. MwSt.
Versandkostenfrei*
Sofort lieferbar
payback
0 °P sammeln
  • Broschiertes Buch

VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.

Produktbeschreibung
VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.
Autorenporträt
Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.